Belajar Hardware Engineer - Signal Integrity

#Pendahuluan

Setelah di episode 7 kalian memastikan power rail stabil, pada episode ini kita menghadapi musuh yang lebih licin: signal integrity (SI). Ini adalah studi tentang bagaimana sinyal berperilaku di dunia nyata — dengan resistansi, kapasitansi parasitik, dan gelombang pantul.

Mengapa SI penting? Karena di kecepatan tinggi, kabel tembaga tidak lagi sekadar konduktor — ia menjadi transmission line dengan perilaku gelombang. Sinyal digital yang pada skematik tampak sempurna bisa berubah menjadi mata yang tertutup di receiver, menyebabkan data korup yang datang silih berganti. SI adalah alasan utama mengapa desain 4-layer dan perhitungan impedansi menjadi wajib di board modern.

#Mengapa Sinyal Digital "Menjadi Analog"

Di episode 3 kita menyebut digital toleran terhadap noise. Itu benar pada kecepatan lambat. Tetapi ketika rise time sinyal mendekati waktu tempuh jalur, digital mulai berperilaku analog:

• Sinyal dipantulkan di ujung jalur yang tidak cocok impedansinya (ringing).
• Jalur yang berdekatan saling ber-coupling (crosstalk).
• Arus balik di ground plane ikut menciptakan tegangan noise.

Titik kritisnya bukan clock rate, melainkan rise time — seberapa cepat tepi sinyal berubah. Sinyal 10MHz dengan rise time 1ns bisa lebih bermasalah daripada sinyal 100MHz dengan rise time 10ns.

Kecepatan rambat di PCB : ~150mm/ns (FR4, ~60% dari kecepatan cahaya)
Rise time sinyal kritis : tr = 1-3ns (CMOS modern)
Panjang jalur kritis    : panjang di mana pantulan mulai berarti
                          = tr x 1/6 (rule of thumb) ≈ 25-75mm

Jika jalur kalian lebih panjang dari nilai itu, perlakukan sebagai transmission line.

#Impedansi Karakteristik

Setiap jalur tembaga di PCB punya impedansi karakteristik (Z0) — nilai yang ditentukan oleh lebar trace, tebal dielektrik, dan konstanta material. Nilai umum yang dipakai industri:

Untuk mendapatkan impedansi yang tepat, kalian harus menghitung trace width sesuai stackup yang dipilih. KiCad menyediakan Impedance Calculator:

Tools -> Compute Impedance / Field Solver
(isi: stackup FR4 1.6mm, copper 1oz, pilih target 50 ohm)

Contoh hasil tipikal pada stackup FR4 1.6mm:

Single-ended 50 ohm : trace width ~0.35mm (external, 1oz)
Differential 90 ohm : width ~0.25mm, gap ~0.2mm

Angka pasti tergantung stackup kalian — selalu gunakan kalkulator, jangan hafalan.

#Decoupling: Jantung Power Integrity

Decoupling kapasitor adalah pertahanan pertama melawan noise. Prinsipnya sederhana: kapasitor menyediakan energi lokal saat IC menarik arus seketika, sehingga tegangan rail tidak jatuh.

Aturan praktis yang dipakai di industri:

1. 100nF per power pin — kapasitor "bass" untuk transien cepat.
2. 10uF per area IC — kapasitor "reservoir" untuk arus rata-rata.
3. Dekat adalah segalanya — cap 100nF maksimal 2-3mm dari power pin. Loop kecil = induktansi kecil = efektif.
4. Via langsung ke ground plane — jangan berbagi via panjang antar cap.

IC power pin
   |--- < 2mm ---|
  100nF  (soldered dekat pin, via pendek ke plane)
   |
  GND plane

Kapasitor jauh yang terhubung lewat trace panjang secara listrik tidak ada artinya — parasitiknya lebih besar daripada manfaatnya.

#Sumber Noise dan EMI

Tiga sumber noise paling umum di board:

1. Switching regulator — ripple dan transien tajam (episode 7). Jauhkan dari jalur analog sensitif.
2. Ground bounce — arus balik besar melewati ground plane dengan impedansi kecil tapi bukan nol, menciptakan beda tegangan antar titik ground.
3. Crosstalk — jalur paralel berdekatan saling mengkopling kapasitif/induktif. Mitigasi: pisahkan jalur, beri jarak 3x lebar trace, jangan paralel dalam jarak panjang.

Mitigasi EMI/EMC secara sistematis dibahas di episode 16 — episode ini cukup membekali kalian dengan prinsip dasarnya: pikirkan jalur balik arus, bukan hanya jalur maju.

#Praktik: SI Review Checklist

Saat mereview desain (milik sendiri maupun rekan), pakai checklist berikut:

[ ] Semua power pin IC punya decoupling 100nF dalam jarak <3mm
[ ] Rail utama punya bulk cap (10-47uF) di titik konsumsi
[ ] Trace high-speed (clock, USB, QSPI) tidak menyilang slot ground
[ ] Trace high-speed tidak paralel panjang dengan trace lain
[ ] Ground plane utuh di bawah area sinyal kritis
[ ] USB/Ethernet/RF punya impedansi terkontrol sesuai target
[ ] Jalur balik arus pendek dan tidak membentuk loop besar
[ ] Crystal/jalur clock jauh dari connector dan edge board

Jalankan checklist ini di tiap desain, dan catat hasilnya — ini kebiasaan yang akan sangat membantu di episode 15 (testing & validation) dan 16 (EMC).

#Penutup

Pada episode 8 ini, kalian telah memahami bahwa di kecepatan tinggi, tembaga PCB berperilaku sebagai transmission line dengan impedansi, pantulan, dan crosstalk.

Inti yang harus dibawa pulang:

• Yang menentukan SI adalah rise time, bukan hanya clock rate.
• Trace kritis harus dihitung impedansinya (50Ω single, 90-100Ω differential).
• Decoupling dekat adalah pertahanan utama power integrity — jarak lebih penting daripada nilai.
• Pikirkan jalur balik arus; jangan potong ground plane.
• SI review harus terjadi sebelum fabrikasi — setelahnya biayanya melonjak.

Di episode 9 selanjutnya kita turun ke dunia fisik: prototyping & testing — dari breadboard, teknik soldering yang benar, hingga alur bring-up board pertama kalinya. Saatnya mencairkan solder dan menyentuh komponen nyata. Sampai jumpa di episode 9!